Der Zähler ist ein digitales Gerät und der Ausgang des Zählers enthält einen vordefinierten Zustand, der auf den Taktimpulsanwendungen basiert. Die Ausgabe der Zähler kann verwendet werden Zählen Sie die Anzahl der Impulse. Im Allgemeinen bestehen Zähler aus einer Flip-Flop-Anordnung, die ein synchroner Zähler oder ein asynchroner Zähler sein kann. Im synchronen Zähler wird allen Flip-Flops nur ein Takt i / p gegeben, während im asynchronen Zähler der o / p des Flip Flops ist das Taktsignal vom nahe gelegenen. Die Anwendungen von der Mikrocontroller müssen äußere Ereignisse wie die genaue interne Zeitverzögerungserzeugung und die Frequenz der Impulsfolgen gezählt werden. Diese Ereignisse werden häufig in digitalen Systemen und Computern verwendet. Beide Ereignisse können durch Softwaretechniken ausgeführt werden, aber Software-Schleifen zum Zählen liefern nicht das genaue Ergebnis, etwas wichtigere Funktionen werden nicht ausgeführt. Diese Probleme können durch Zeitgeber und Zähler in den Mikrocontrollern behoben werden, die als Interrupts verwendet werden.
Zähler
Arten von Zählern
Zähler können je nach Art der Taktung in verschiedene Typen eingeteilt werden. Sie sind
- Asynchrone Zähler
- Synchrone Zähler
- Asynchrone Dekadenzähler
- Synchrone Dekadenzähler
- Asynchrone Auf-Ab-Zähler
- Synchrone Auf-Ab-Zähler
Zum besseren Verständnis dieser Art von Zählern werden hier einige der Zähler erörtert.
Asynchrone Zähler
Das Diagramm eines asynchronen 2-Bit-Zählers ist unten gezeigt. Die äußere Uhr ist nur mit der Uhr i / p des FF0 (erstes Flip-Flop) verbunden. Dieser FF ändert also den Zustand an der abnehmenden Flanke jedes Taktimpulses, aber FF1 ändert sich nur, wenn er durch die abnehmende Flanke des Q o / p von FF0 aktiviert wird. Aufgrund der integralen Ausbreitungsverzögerung durch ein FF können die Änderung des i / p-Taktimpulses und eine Änderung des Q o / p von FF0 niemals genau zur gleichen Zeit auftreten. Daher können die FFs nicht gleichzeitig aktiviert werden, wodurch eine asynchrone Operation generiert wird.
Asynchrone Zähler
Beachten Sie, dass die Änderungen von Q0, Q1 und CLK im obigen Diagramm der Einfachheit halber als gleichzeitig angezeigt werden, obwohl dies ein asynchroner Zähler ist. Tatsächlich gibt es eine kleine Verzögerung b / n, wenn sich Q0, Q1 und CLK ändern.
Im Allgemeinen sind alle CLEAR i / ps miteinander verbunden, sodass vor Beginn der Zählung mit einem einzigen Impuls alle FFs gelöscht werden können. Der in FF0 eingespeiste Takt wird nach Ausbreitungsverzögerungen, wie z. B. einer Welligkeit auf dem Wasser, durch die neuen Zähler gewellt, daher der Begriff Welligkeitszähler.
Das Schaltbild des Zwei-Bit-Welligkeitszählers enthält vier verschiedene Zustände, von denen jeder aus einem Zählwert besteht. Ebenso kann ein Zähler mit n FFs 2N Zustände haben. Die Anzahl der Zustände in einem Zähler wird als Mod-Nummer bezeichnet. Daher ist ein Zwei-Bit-Zähler ein Mod-4-Zähler.
Asynchrone Dekadenzähler
Im vorherigen Zähler haben 2n Zustände. Es sind aber auch Zähler mit Zuständen unter 2n möglich. Diese sind so konzipiert, dass sie die Nr. Haben. Diese Zustände werden als verkürzte Sequenzen bezeichnet, die erreicht werden, indem der Zähler zum Recyceln gebracht wird, bevor alle seine Zustände durchlaufen werden. Ein üblicher Modul für Zähler mit verkürzter Sequenz ist 10. Ein Zähler mit 10 Zuständen in seiner Reihe wird als Dekadenzähler bezeichnet. Die implementierte Dekadenzählerschaltung ist unten angegeben.
Asynchroner Dekadenzähler-Schaltplan
Wenn der Zähler bis zehn zählt, werden alle FFs gelöscht. Beachten Sie, dass nur Q1 und Q3 beide zum Decodieren der Anzahl von 10 verwendet werden, was als partielle Decodierung bezeichnet wird. Zur gleichen Zeit hat einer der anderen Zustände von 0-9 sowohl Q1 als auch Q3 hoch. Die Reihe der Dekadenzählertabelle ist unten angegeben.
Sequenz des Dekadenzählers
Asynchrone Auf-Ab-Zähler
In bestimmten Anwendungen muss ein Zähler in der Lage sein, sowohl nach oben als auch nach unten zu zählen. Die folgende Schaltung ist ein Drei-Bit-Auf- und Abwärtszähler, der basierend auf dem Steuersignalstatus AUF oder AB zählt. Wenn der UP i / p bei 1 und der DOWN i / p bei 0 ist, wird das NAND-Gatter zwischen FF0 und FF1 das nicht invertierte o / p (Q) des Flipflops (FF0) in den Takt i / p einspeisen von Flip Flop (FF1). Ebenso wird das nicht invertierte O / P von Flip Flop1 durch das andere NAND-Gatter in den Takt I / P von Flip-Flop2 geleitet. Daher zählt der Zähler hoch.
Asynchroner Auf-Ab-Zähler-Schaltplan
Sobald die Steuer-I / P (UP) auf 0 und DOWN auf 1 ist, werden die invertierten O / Ps von Flip-Flop0 (FF0) und Flip-Flop1 (FF) getrennt in die Clock-I / Ps von FF1 und FF2 eingespeist . Wenn die FFs anfänglich auf 0 geändert werden, durchläuft der Zähler die folgende Reihe, wenn I / P-Impulse angelegt werden. Beachten Sie, dass ein asynchroner Auf-Ab-Zähler aufgrund einer zusätzlichen Ausbreitungsverzögerung, die durch die NAND-Gatter eingeführt wird, langsamer ist als ein UP-Zähler / Ab-Zähler.
Sequenz des asynchronen Auf-Ab-Zählers
Synchrone Zähler
In diesem Art der Zähler sind die CLK i / ps aller FFs miteinander verbunden und werden durch die i / p-Impulse aktiviert. Alle FFs ändern also sofort ihren Zustand. Das folgende Schaltbild ist ein Drei-Bit-Synchronzähler. Die Eingänge J und K des Flip-Flops 0 sind mit HIGH verbunden. Das Flip-Flop 1 hat seine J & K i / ps mit dem O / P des Flip-Flops 0 (FF0) verbunden, und die Eingänge J & K des Flip-Flops 2 (FF2) sind mit dem O / P eines UND-Gatters verbunden, das wird durch die o / ps von Flip-Flop0 und Flip-Flop1 gespeist. Wenn beide Ausgänge von FF0 und FF1 HOCH sind. Die positive Flanke des vierten CLK-Impulses bewirkt, dass FF2 aufgrund des UND-Gatters seinen Zustand ändert.
Schaltplan des Synchronzählers
Die Reihe der Drei-Bit-Zählertabelle ist unten angegeben. Der Hauptvorteil dieser Zähler besteht darin, dass es keine zunehmende Zeitverzögerung gibt, da alle FFs parallel aktiviert werden. Somit ist die maximale Betriebsfrequenz dieses Synchronzählers erheblich höher als für den äquivalenten Welligkeitszähler.
CLK-Impulse der Synchronzähler
Synchrone Dekadenzähler
Der synchrone Zähler zählt von 0 bis 9 ähnlich wie der asynchrone Zähler und recycelt dann wieder Null. Dieser Vorgang erfolgt durch Zurückfahren der 1010-Zustände in den 0000-Zustand. Dies wird als abgeschnittene Sequenz bezeichnet, die von der folgenden Schaltung entworfen werden kann.
Schaltplan des synchronen Dekadenzählers
Aus der Reihe auf der linken Tabelle können wir das beobachten
- Q0 bindet an jeden CLK-Impuls
- Q1 ändert sich jedes Mal beim nächsten Takt, wenn Q0 = 1 & Q3 = 0 ist.
- Q2 ändert sich jedes Mal beim nächsten Takt, wenn Q0 = Q1 = 1 ist.
- Q3 ändert sich jedes Mal beim nächsten CLK-Impuls, wenn Q0 = 1, Q1 = 1 & Q2 = 1 (Anzahl 7) oder wenn Q0 = 1 & Q3 = 1 (Anzahl 9).
Sequenz des synchronen Dekadenzählers
Die obigen Eigenschaften werden mit dem verwendet UND-Gatter oder ODER-Gatter . Das Logikdiagramm hierfür ist im obigen Diagramm dargestellt.
Synchrone Auf-Ab-Zähler
Ein synchroner Drei-Bit-Auf-Ab-Zähler, eine Tabellenform und eine Reihe sind unten angegeben. Dieser Zählertyp verfügt über eine Auf-Ab-Steuerung i / p ähnlich dem asynchronen Auf-Ab-Zähler, mit der die Richtung des Zählers über eine bestimmte Reihe gesteuert wird.
Schaltplan für synchrone Auf-Ab-Zähler
Die Reihe der Tabelle zeigt
- Q0 bindet jeden CLK-Impuls für Aufwärts- und Abwärtsserien
- Wenn Q0 = 1 für die Aufwärtsserie ist, ändert sich der Zustand von Q1 beim nächsten CLK-Impuls.
- Wenn Q0 = 0 für die Abwärtsserie ist, ändert sich der Zustand von Q1 beim nächsten CLK-Impuls.
- Wenn Q0 = Q1 = 1 für die Aufwärtsserie ist, ändert sich der Zustand von Q2 beim nächsten CLK-Impuls.
- Wenn Q0 = Q1 = 0 für die Abwärtsserie ist, ändert sich der Zustand von Q2 beim nächsten CLK-Impuls.
Reihenfolge der synchronen Dekadenzähler
Die obigen Eigenschaften werden mit dem UND-Gatter, dem ODER-Gatter und dem NICHT-Gatter verwendet. Das Logikdiagramm hierfür ist im obigen Diagramm dargestellt.
Anwendungen von Zählern
Die Anwendungen der Zähler betreffen hauptsächlich Digitaluhren und Multiplexing. Das beste Beispiel für den Zähler ist parallel zur unten diskutierten seriellen Datenkonvertierungslogik.
Ein Satz von Bits, die gleichzeitig auf parallelen Leitungen ausgeführt werden, wird als parallele Daten bezeichnet. Ein Satz von Bits, die in einer einzelnen Zeile einer Zeitreihe ausgeführt werden, wird als serielle Daten bezeichnet. Die Parallel-zu-Seriell-Datenkonvertierung erfolgt normalerweise unter Verwendung eines Zählers, um eine binäre Reihe der Daten zu erhalten. Wählen Sie i / ps eines MUX aus, wie in der folgenden Schaltung erläutert.
Parallel-zu-Seriell-Datenkonvertierung
In der obigen Schaltung besteht der Modulo-8-Zähler aus Q o / ps, die mit den Daten verbunden sind, wählen Sie i / ps eines 8-Bit-MUX . Die erste 8-Bit-Gruppe paralleler Daten wird an die Eingänge des MUX angelegt. Während der Zähler eine Binärreihe von 0 bis 7 durchläuft, beginnt jedes Bit mit D0, wird seriell ausgewählt und durch den MUX zur O / P-Leitung geleitet. Nach 8-CLK-Impulsen wurde das Datenbyte in ein serielles Format geändert und über die Übertragungsleitung gesendet. Dann verarbeitet der Zähler wieder auf 0 und ändert in einem ähnlichen Prozess erneut seriell ein weiteres paralleles Byte.
Hier geht es also um die Zähler und Zählertypen, einschließlich asynchroner Zähler, synchroner Zähler, asynchroner Dekadenzähler, synchroner Dekadenzähler, asynchroner Auf-Ab-Zähler und synchroner Auf-Ab-Zähler. Darüber hinaus Zweifel zu diesem Thema oder Timer und Zähler im 8051-Mikrocontroller Bitte kommentieren Sie im Kommentarbereich unten.
